马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
本帖最后由 jokerxb 于 2021-8-8 20:26 编辑
上次更新：模拟IC概述和基本的元器件
本次更新：电压电流偏置电路基础（静态电路之一）静态电路有偏置和基准，偏置是基准的基础
1 概述
有源器件（BJT、MOS、CMOS）的正常导通工作时都是需要一定的开启电压，从狭义上看，为有源器件提供开启电压或电流就是
偏置电路；从广义上看，偏置电路就是为模拟IC提供静态工作点的，就是为整个电路提供电压、电流偏置，所以偏置电路的影响是全
局性的，决定了偏置电路在模拟IC中的基础地位。
2 基本方法
偏置电路的目的是为电路提供理想的恒流源或恒压源，一般要求减小对工艺和稳定的敏感性，也就是PVT无关性（偏置电路一般是PV无关性，基准加了补偿才能减小与温度的无关性）
恒流源导纳gd=0,阻抗ro无穷大，即Vds无论怎么变化，Ids不变
恒压源导纳gd=无穷大,阻抗ro=0，即Ids无论怎么变化，Vds不变
两者可以相互转化：
登录/注册后可看大图
image.png (37.73 KB, 下载次数:
212)
下载附件
保存到相册
2021-8-3 14:55 上传
3 偏置电路设计的三个核心问题
a.静态工作点的缺点：至少静态电流应与Vdd无关
b.支路电路的电源抑制比：这是交流阻抗分压的交流小信号问题，使用cascode调解控制，降低电源噪声对偏置电路的影响。
c.最后就是各支路电路的线性匹配match问题
4 对于MOS管的串联、并联
MOS管并联W增加 W/L=(W1+W2+......+Wn)/L
MOS管串联L增加 W/L=W/(L1+L2+......+Ln)
对于一串联M1、M2
登录/注册后可看大图
image.png (18.67 KB, 下载次数:
196)
下载附件
保存到相册
2021-8-3 15:10 上传
串联W/L减小，又M1必在饱和区，可以证明M2必在线性区，可以做导通电阻
6 偏置电路结构
R+R type
登录/注册后可看大图
image.png (10.79 KB, 下载次数:
190)
下载附件
保存到相册
2021-8-3 15:20 上传
登录/注册后可看大图
image.png (7.14 KB, 下载次数:
183)
下载附件
保存到相册
2021-8-3 15:20 上传
很明显 Vb与Vcc有关，换成R+MOS结构：
登录/注册后可看大图
image.png (31.97 KB, 下载次数:
205)
下载附件
保存到相册
2021-8-3 15:22 上传
登录/注册后可看大图
image.png (39.92 KB, 下载次数:
192)
下载附件
保存到相册
2021-8-3 15:23 上传
wom
计算Vb，上式明显与Vcc是非线性关系，降低了非线性，但是还是与Vcc相关，还是不行继续换，我们需要R无穷大，不论Vcc怎么变化增加的电压都在R上面
R要为无穷大肯定是电流源，变化如下：
登录/注册后可看大图
image.png (12.72 KB, 下载次数:
211)
下载附件
保存到相册
2021-8-3 15:31 上传
M1~M4首位相接，从M1到M4 完成了V-I-V-I的转变，发现每一条支路都有一个电流源和电压源，简单的说，把上图沿中间画一条对称轴，图片是中心对称的。
但是这个电路还是错误的，为什么呢？
因为M1和M2、M3和M4宽长比不同时电流只有0解，M1和M2、M3和M4宽长比相等时有无数个解，即没有确定的电流解
登录/注册后可看大图
image.png (20.28 KB, 下载次数:
217)
下载附件
保存到相册
2021-8-3 17:54 上传
为了让整个电路有电流解，我们把最下面的线性电流镜改为非线性电流镜，在M3下面加一个电阻就行，这样就有解了
登录/注册后可看大图
image.png (19.18 KB, 下载次数:
202)
下载附件
保存到相册
2021-8-3 17:57 上传
登录/注册后可看大图
image.png (20.99 KB, 下载次数:
185)
下载附件
保存到相册
2021-8-3 17:57 上传
应该注意的是：把电阻放在左边下面是错误的
登录/注册后可看大图
image.png (36.45 KB, 下载次数:
202)
下载附件
保存到相册
2021-8-3 17:59 上传
这种情况下一开始启动时电流是起不来的，一般要先正反馈起来后在趋于稳定才能有解。
登录/注册后可看大图
image.png (2.6 KB, 下载次数:
195)
下载附件
保存到相册
2021-8-3 18:09 上传
/R 偏置结构
1
登录/注册后可看大图
image.png (27.58 KB, 下载次数:
206)
下载附件
保存到相册
2021-8-3 18:05 上传
登录/注册后可看大图
image.png (46.28 KB, 下载次数:
212)
下载附件
保存到相册
2021-8-3 18:05 上传
2
登录/注册后可看大图
image.png (30 KB, 下载次数:
205)
下载附件
保存到相册
2021-8-3 18:06 上传
3
登录/注册后可看大图
image.png (33.93 KB, 下载次数:
225)
下载附件
保存到相册
2021-8-3 18:12 上传
登录/注册后可看大图
image.png (27.55 KB, 下载次数:
198)
下载附件
保存到相册
2021-8-3 18:18 上传
说一下为什么只能用PNP管子且集电极C必须接地，CMOS工艺中P为sub，N-wel中做PMOS，这样就能形成一个PNP的纵向寄生晶体管，由于P—SUB必须接零电位，
所以PNP的C必须接0电位。
简单说明一下上面的电路：M1,M2为电流源，导致M3、M4的Vgs相等，栅极一样所以M3、M4的S电位相等，M3、M4的S级相当于虚短，所以R上面的压降为VBE的两个差值。
登录/注册后可看大图
image.png (2.59 KB, 下载次数:
214)
下载附件
保存到相册
2021-8-3 18:09 上传
/R 偏置结构
1
登录/注册后可看大图
image.png (117.59 KB, 下载次数:
218)
下载附件
保存到相册
2021-8-3 18:07 上传
2
登录/注册后可看大图
image.png (27.99 KB, 下载次数:
204)
下载附件
保存到相册
2021-8-3 18:10 上传
明显第一种结构更好，因为第二种M2下面接了个电阻，会引起背栅效应，
VBE/R type
登录/注册后可看大图
image.png (26.3 KB, 下载次数:
241)
下载附件
保存到相册
2021-8-3 18:21 上传
登录/注册后可看大图
image.png (11.57 KB, 下载次数:
187)
下载附件
保存到相册
2021-8-3 18:21 上传
很容易理解，就是去掉了一个对称的PNP管子
VGS/R type
登录/注册后可看大图
image.png (61.07 KB, 下载次数:
257)
下载附件
保存到相册
2021-8-3 18:53 上传
上面所说的偏置都是利用虚短来实现的，可以不使用虚短，我们直接把M1的栅和M2的源连在一起，强制R2上的压降为VGS,
需要注意一下电流源正确的连接方式：
M3交流时相当于短接的，上面也说了，要注意中心对称，第二种才是正确的连接方式
登录/注册后可看大图
image.png (63.61 KB, 下载次数:
207)
下载附件
保存到相册
2021-8-3 18:57 上传
改进结构：
在dV2和M3之间加一个电阻，目的是把M3的D端电压往下压一压，保持M3处于饱和区工作就行，同时也能提高电路的匹配性
这个电阻我们使用mos管来代替，也就是M5
登录/注册后可看大图
image.png (33.07 KB, 下载次数:
212)
下载附件
保存到相册
2021-8-3 19:01 上传
同理，M3的右边是不是也可以加一个，加上去
登录/注册后可看大图
image.png (22.35 KB, 下载次数:
204)
下载附件
保存到相册
2021-8-3 19:04 上传
这个结构就是常见的Wilson电路，
cascode（意思就是电路一层一层往上叠）结构可以提高输出阻抗
附：（一些教科书电阻在左边，但是根据上面的分析，电路启动要有解的话电阻应该在右边）
证明：cascode结果能够提高输出电阻
来个最简单的结构
登录/注册后可看大图
image.png (13.15 KB, 下载次数:
209)
下载附件
保存到相册
2021-8-4 20:07 上传
当M2电压扰动时，VG对电流也有控制作用，交流等效为：
登录/注册后可看大图
image.png (17.4 KB, 下载次数:
207)
下载附件
保存到相册
2021-8-4 20:09 上传
列等式：交流输出电阻明显增加gm2*ro2*R倍，代价是增益Gm的减小
登录/注册后可看大图
image.png (37.21 KB, 下载次数:
204)
下载附件
保存到相册
2021-8-4 20:09 上传
登录/注册后可看大图
image.png (32.24 KB, 下载次数:
213)
下载附件
保存到相册
2021-8-4 20:10 上传
再加一个叠三层
登录/注册后可看大图
image.png (50.58 KB, 下载次数:
208)
下载附件
保存到相册
2021-8-4 20:13 上传
阻抗增大了很多，但是又出现了问题，为了让所以MOS管都处于饱和区工作，由于搭了三层，需要的过驱动电压太大了，对于一些1.8V,3.3V的工艺都很难实现，而且输出摆幅大大降低，进行改进，把M3移到左边去，相当于一个放大器
登录/注册后可看大图
image.png (42.81 KB, 下载次数:
227)
下载附件
保存到相册
2021-8-4 20:20 上传
简单的说，gm2等效成了（1+A)*gm2,这样输出阻抗和上面三层一样，但是过驱动电压明显减小，只需要保证M2工作在饱和区就行。
7.电流镜
登录/注册后可看大图
image.png (20.12 KB, 下载次数:
198)
下载附件
保存到相册
2021-8-4 20:29 上传
我们发现虽然M1，M2的VGS相同，但是电流还与VDS有关（沟道调制效应）,要是VDS不一样可能出现失配情况。
登录/注册后可看大图
image.png (15.74 KB, 下载次数:
205)
下载附件
保存到相册
2021-8-4 20:29 上传
根据电流的表达式，要让电流镜匹配，有两种情况，
1 把 λ1= λ2 做的无穷大
2 做 λ1= λ2 Vo=VDS1
(做入1=入2很简单 λ为沟道调制系数，只要保持两个MOS的L相同，λ就相等了）
所以现在我们保持两个MOS的L相同，为了使VDS相同，我们使用cascode结构，同时还能增加输出阻抗
登录/注册后可看大图
image.png (33.09 KB, 下载次数:
217)
下载附件
保存到相册
2021-8-4 20:33 上传
登录/注册后可看大图
image.png (8.36 KB, 下载次数:
213)
下载附件
保存到相册
2021-8-4 20:34 上传
我们看到M4,M2的Vgs相等，又栅电压相等，所以V2=V3,j就是之前说的虚短了，这样两个管子的过驱动电压也相等了，可以使电流匹配
但是出现了一个问题：电路的过驱动电压是VGS+一个过驱动电压，就是两个过驱动电压+VTH,
一般情况下两个管子就是两个过驱动电压，这里明显多了一个VTH，我们知道一个VTH差不多就是0.7V,输出幅度大大降低，这对于一些1.8V工艺的电路几乎是不能容忍的，
所以需要改进，下面是宽摆幅的cascode恒流源：
登录/注册后可看大图
image.png (28.23 KB, 下载次数:
201)
下载附件
保存到相册
2021-8-4 20:42 上传
低摆幅的根本原因就是M3栅极电位和漏极电位相等，M3的驱动电压VDS必=VGS，所以M3的栅不能直接连它的漏极，那就只能连接M4的漏极了，
若M3的栅极和M4的栅极连在一起，那么M3必为线性区（上面已证，就是串联MOS那里）
所以M4的栅极需要额外提供偏置电压，这时我们再加一条支路（M5)，为M4提供电压，
I=1/2k(vgs-vth)^2,M5=M3、M4两个过驱动电压之和=两倍过驱动电压，根据公式，M5的宽长比要减小4倍，即为W/4L
这样输出摆幅就增加了，只需要两个过驱动电压就能让两层管子处于饱和区工作。
上面解决的办法本质上就是要让M3,M4的栅电位不一样，又压差，是不是很眼熟，上面的VGS/R电路提到过，
所以另一种办法如下：
登录/注册后可看大图
image.png (35.63 KB, 下载次数:
202)
下载附件
保存到相册
2021-8-4 20:53 上传
登录/注册后可看大图
image.png (44.5 KB, 下载次数:
233)
下载附件
保存到相册
2021-8-4 20:54 上传
但是电阻的扰动太大了，我们还是需要改进，串联的MOS管第二个MOS必处于线性区，也就是一个线性电阻，OK，我们加上去
登录/注册后可看大图
image.png (53.59 KB, 下载次数:
206)
下载附件
保存到相册
2021-8-4 20:55 上传
登录/注册后可看大图
image.png (67.76 KB, 下载次数:
206)
下载附件
保存到相册
2021-8-4 20:58 上传
很明显，要使电流相等，M5为W/3L,M6为W/L
8 启动电路
启动电路的三个要求：
a.能向偏置电路注入电流，实现启动功能
b.偏置电路启动后启动电路必须断开
c.电路启动后，要求启动电流无功耗
具体原理我就不说了，下面给出几种常见的启动电路
登录/注册后可看大图
image.png (101.12 KB, 下载次数:
200)
下载附件
保存到相册
2021-8-4 21:17 上传
登录/注册后可看大图
image.png (102.33 KB, 下载次数:
205)
下载附件
保存到相册
2021-8-4 21:17 上传
登录/注册后可看大图
image.png (54.89 KB, 下载次数:
195)
下载附件
保存到相册
2021-8-4 21:17 上传
登录/注册后可看大图
image.png (59.92 KB, 下载次数:
189)
下载附件
保存到相册
2021-8-4 21:17 上传
行吧，这章就这样了，很口语化的语言，其实基本也就是一些简单的原理
最近发生了一些事，转行了，哎
以后的更新都是用爱发电了
更新应该会坚持下去
下一次跟更新是BGR的原理+实战做一个清华大学李福乐教授的一个经典的BGR,我会设计出电路图和版图，应该会在一周之内更新。